телефон 978-63-62
978 63 62
zadachi.org.ru рефераты курсовые дипломы контрольные сочинения доклады
zadachi.org.ru
Сочинения Доклады Контрольные
Рефераты Курсовые Дипломы

РАСПРОДАЖАВсё для дома -30% Сувениры -30% Разное -30%

все разделыраздел:Компьютеры, Программированиеподраздел:Компьютеры и периферийные устройства

Алгоритм работы процессора

найти похожие
найти еще

Фонарь садовый «Тюльпан».
Дачные фонари на солнечных батареях были сделаны с использованием технологии аккумулирования солнечной энергии. Уличные светильники для
106 руб
Раздел: Уличное освещение
Мыло металлическое "Ликвидатор".
Мыло для рук «Ликвидатор» уничтожает стойкие и трудно выводимые запахи за счёт особой реакции металла с вызывающими их элементами.
197 руб
Раздел: Ванная
Совок большой.
Длина 21,5 см. Расцветка в ассортименте, без возможности выбора.
21 руб
Раздел: Совки
Технические характеристики: технология производства: 0.18 мкм; тактовая частота: 1333-1666 МГц; КЭШ первого уровня: 128 Кб (64 Кб на данные и 64 Кб на инструкции); КЭШ второго уровня 64 Кб (полноскоростной); процессорная шина – Alpha EV-6 266МГц (DDR 133х2); общая разрядность: 32; разъём Socke A. 2. Алгоритм работы процессора 2.1. Устройство процессораОсновные функциональные компоненты процессора Ядро: Сердце современного процессора - исполняющий модуль. Pe ium имеет два параллельных целочисленных потока, позволяющих читать, интерпретировать, выполнять и отправлять две инструкции одновременно. Предсказатель ветвлений: Модуль предсказания ветвлений пытается угадать, какая последовательность будет выполняться каждый раз когда программа содержит условный переход, так чтобы устройства предварительной выборки и декодирования получали бы инструкции готовыми предварительно. Блок плавающей точки. Третий выполняющий модуль внутри Pe ium, выполняющий нецелочисленные вычисления Первичный кэш: Pe ium имеет два внутричиповых кэша по 8kb, по одному для данных и инструкций, которые намного быстрее большего внешнего вторичного кэша. Шинный интерфейс: принимает смесь кода и данных в CPU, разделяет их до готовности к использованию, и вновь соединяет, отправляя наружу. Рис. 1 Внутреннее строение процессора Все элементы процессора синхронизируются с использованием частоты часов, которые определяют скорость выполнения операций. Самые первые процессоры работали на частоте 100kHz, сегодня рядовая частота процессора - 2000MHz, иначе говоря, часики тикают 2000 миллионов раз в секунду, а каждый тик влечет за собой выполнение многих действий. Счетчик Команд (PC) - внутренний указатель, содержащий адрес следующей выполняемой команды. Когда приходит время для ее исполнения, Управляющий Модуль помещает инструкцию из памяти в регистр инструкций (IR). В то же самое время Счетчик команд увеличивается, так чтобы указывать на последующую инструкцию, а процессор выполняет инструкцию в IR. Некоторые инструкции управляют самим Управляющим Модулем, так если инструкция гласит 'перейти на адрес 2749', величина 2749 записывается в Счетчик Команд, чтобы процессор выполнял эту инструкцию следующей. Многие инструкции задействуют Арифметико-логическое Устройство (АЛУ), работающее совместно с Регистрами Общего Назначения - место для временного хранения, которое может загружать и выгружать данные из памяти. Типичной инструкцией АЛУ может служить добавление содержимого ячейки памяти к регистру общего назначения. АЛУ также устанавливает биты Регистра Состояний (S a us regis er - SR) при выполнении инструкций для хранения информации о ее результате. Например, SR имеет биты, указывающие на нулевой результат, переполнение, перенос и так далее. Модуль Управления использует информацию в SR для выполнения условных операций, таких как 'перейти по адресу 7410 если выполнение предыдущей инструкции вызвало переполнение'. Это почти все что касается самого общего рассказа о процессорах - почти любая операция может быть выполнена последовательностью простых инструкций, подобных описанным. 2.2. Алгоритм работы процессора Весь алгоритм работы процессора можно описать в трех строчках НЦ чтение команды из памяти по адресу, записанному в СК увеличение СК на длину прочитанной команды выполнение прочитанной команды КЦ Однако для полного представления необходимо определить логические схемы выполнения тех или иных команд, вычисления величин, а это уже функции Арифметико-логического Устройства 2.2.1. Арифметико-логическое Устройство На уровне логических схем АЛУ состоит из логических элементов, сумматоров, триггеров и некоторых других элементов.

Все особые случаи квалифицируются на: Нарушение (faul ). Особый случай, который процессор может обнаружить до возникновения фактической ошибки (например -- нарушение правил привилегий). После обработки нарушения можно продолжить программу, осуществив повторное выполнение (рестарт) виноватой команды. Иногда это исключение называют отказом. Ловушка ( rap). Особый случай, который возникает после окончания виноватой программы. После обслуживания ловушки процессор продолжает выполнение программы с команды, находящейся после виноватой. Типичный пример -- команда прерывания I в процессорах семейства x86 или прерывание при переполнении. Авария (abor ) -- возникает при столь серьезной ошибке, что контекст программы теряется и продолжать ее невозможно. Причину аварии установить нельзя, поэтому рестарт невозможен и ее необходимо прекратить. Иногда авария называется выходом из процесса. Обработка всех прерывания и особых случаев происходит, в общем, одинаково и состоит из двух основных этапов. На первом этапе процессор выполняет некоторые "рефлексивные" операции, которые одинаковы для всех прерываний и исключений, и которыми программист управлять не может. На втором этапе запускается созданный программистом обработчик прерывания или исключения. Все служебные действия процессор производит автоматически. Заключение Переход на новые технологии изготовления процессоров, разработка новых алгоритмов их работы является перспективным продвижением данной отрасли. По прогнозам ученых скорость процессоров через 10 лет может достичь 20-ти кратного увеличения по сравнению с современными процессорами. Автоматизм работы процессора, возможность выполнения длинных последовательных команд без участия человека – одна из основных отличительных особенностей ЭВМ как универсальной машины по обработке информации. Список используемой литературы1. «Микропроцессоры и микропроцессорные комплекты интегральных микросхем», справочник, под ред. В.А. Шахнова, том 2, Москва «Радио и связь», 1998. 2. А.С. Басманов «МП и ОЭВМ», Москва, «Мир», 1998. 3. В.В. Сташин, А.В. Урусов «Программирование цифровых устройств на однокристальных микроконтроллерах», Москва, «Энергоатомиздат», 2001. 4. «Микропроцессоры», Учебное пособие в 5-ти книгах, под редакцией В.А. Шахнова, Москва «Высшая школа», 1998. 5. «Новейшая энциклопедия персонального компьютера 2002», Москва «ОЛМА- ПРЕСС» 2002 год.

Молочный гриб необходим в каждом доме как источник здоровья и красоты
Молочный гриб необходим в каждом доме как источник здоровья и красоты + книга в подарок

 Архитектура операционной системы UNIX

Чтобы считать дисковый блок (Рисунок 3.13), процесс использует алгоритм getblk для поиска блока в буферном кеше. Если он там, ядро может возвратить его немедленно без физического считывания блока с диска. Если блок в кеше отсутствует, ядро приказывает дисководу «запланировать» запрос на чтение и приостанавливает работу, ожидая завершения ввода-вывода. Дисковод извещает контроллер диска о том, что он собирается считать информацию, и контроллер тогда передает информацию в буфер. Наконец, дисковый контроллер прерывает работу процессора, сообщая о завершении операции ввода-вывода, и программа обработки прерываний от диска возобновляет выполнение приостановленного процесса; теперь содержимое дискового блока находится в буфере. Модули, запросившие информацию данного блока, получают ее; когда буфер им уже не потребуется, они освободят его для того, чтобы другие процессы получили к нему доступ. Рисунок 3.12. Состязание за свободный буфер В главе 5 будет показано, как модули более высокого уровня (такие как подсистема управления файлами) могут предчувствовать потребность во втором дисковом блоке, когда процесс читает информацию из файла последовательно

скачать реферат Процессор для ограниченного набора команд /часть 7 (7)

СОДЕРЖАНИЕ Исходные данные Техническое задание 1. Алгоритм работы процессора 1.1 Выбор и обоснование алгоритма 1.2 Техническое описание алгоритма 2. Структурная электрическая схема центральной части ЭВМ 2.1 Выбор и обоснования структурной электрической схемы центральной части ЭВМ 2.2 Техническое описание структурной электрической схемы центральной части ЭВМ 3. Функциональная электрическая схема процессора 3.1 Выбор и обоснование функциональной электрической схемы процессора 3.2 Техническое описание функциональной электрической схемы - операционная часть 3.3 Техническое описание функциональной электрической схемы - управляющая часть 4. Принципиальная электрическая схема РОН и ИАЛУ 4.1 Выбор и обоснование элементной базы 4.2 Используемые цифровые микросхемы и их параметры 4.3 Техническое описание принципиальной электрической схемы РОН 4.4 Техническое описание принципиальной электрической схемы ИАЛУ 5. Расчетная часть 5.1 Проверочный нагрузочный расчет для блока 5.1.1 Проверочный нагрузочный расчет для РОН 5.1.2 Проверочный нагрузочный расчет для ИАЛУ 5.2 Расчет потребляемой мощности блока 5.2.1 Расчет потребляемой мощности РОН 5.2.2 Расчет потребляемой мощности ИАЛУ 5.3 Расчет надежности для блока 5.3.1 Расчет надежности для РОН 5.3.2 Расчет надежности для ИАЛУ Заключение Литература 2 3 5 5 5999 11111112 20 20 222930 32 32 32 32 33 33 33 33 33 33 35 36 ИСХОДНЫЕ ДАННЫЕОперации: - сложение; - вычитание; умножение; И; ИЛИ; сложение по модулю два; запись; загрузка; УП по флагу; БПВ; ОСТАНОВ.

Набор ручек гелевых с блестками "Debut", 24 цвета.
Набор ручек гелевых с блестками. В наборе: 24 цвета. Характеристики: - пулевидный пишущий узел 0,8 мм; - корпус пластиковый цветной; -
423 руб
Раздел: Цветные
Глобус Зоогеографический, диаметр 250 мм.
Диаметр: 250 мм. Масштаб: 1:50 млн. Материал подставки: пластик. Цвет подставки: черный. Цвет дуги может отличаться от представленного на фото.
552 руб
Раздел: Глобусы
Фоторамка на 4 фотографии С34-016 "Alparaisa", 44x32,5 см (белый).
Размеры рамки: 44x32,5х1,5 cм. Размеры фото: - 10х15 см, 1 штука, - 10х10 см, 2 штуки, - 13х18 см, 1 штука. Фоторамка-коллаж для 4-х
388 руб
Раздел: Мультирамки
 Архитектура операционной системы UNIX

Алгоритм возобновления приостановленного процесса Чтобы возобновить выполнение приостановленных процессов, ядро обращается к алгоритму wakeup (Рисунок 6.32), причем делает это как во время исполнения алгоритмов реализации стандартных системных функций, так и в случае обработки прерываний. Алгоритм iput, например, освобождает заблокированный индекс и возобновляет выполнение всех процессов, ожидающих снятия блокировки. Точно так же и программа обработки прерываний от диска возобновляет выполнение процессов, ожидающих завершения ввода-вывода. В алгоритме wakeup ядро сначала повышает приоритет работы процессора, чтобы заблокировать прерывания. Затем для каждого процесса, приостановленного по указанному адресу, выполняются следующие действия: делается пометка в поле, описывающем состояние процесса, о том, что процесс готов к запуску; процесс удаляется из списка приостановленных процессов и помещается в список процессов, готовых к запуску; поле в записи таблицы процессов, содержащее адрес приостанова, очищается. Если возобновляемый процесс не загружен в память, ядро запускает процесс подкачки, обеспечивающий подкачку возобновляемого процесса в память (подразумевается система, в которой подкачка страниц по обращению не поддерживается); в противном случае, если возобновляемый процесс более подходит для исполнения, чем ныне выполняющийся, ядро устанавливает для планировщика специальный флаг, сообщающий о том, что процессу по возвращении в режим задачи следует пройти через алгоритм планирования (глава 8)

скачать реферат Процессоры ЭВМ

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ ТВЕРСКОЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ Кафедра информационные системы Реферат по дисциплине «Аппаратные средства» на тему: «Процессоры ЭВМ» Выполнила: студентки 1 курса заочного отделения группы ПИЭ-1 шифр 01302 Колосова Олеся Николаевна Работу проверил Тверь 2002г.План: 1. Введение 2. Микропроцессор 1. Общая структура микропроцессора 2. Характеристики микропроцессоров 3. Сопроцессоры 4. Наиболее важные параметры микропроцессоров 5. Команды микропроцессора 6. Основной алгоритм работы процессора 3. БИС микропроцессоров 4. Направления в производстве микропроцессоров 1. Микропроцессоры с архитектурой RISC 2. Микропроцессоры с архитектурой СISC 5. Обзор некоторых 16- и 32 разрядных микропроцессоров 1. Процессоры фирмы I el 5.1.1 Первые процессоры фирмы I el 5.1.2 Процессор 80286 5.1.3 Процессор 80386 5.1.4 Процессор 80486 5.1.5 Обзор последующих процессоров фирмы I el 2. Процессоры фирмы AMD 6. Приложения1. Введение. За время существования электронная промышленность пережила немало потрясений и революций. Коренной перелом - создание электронных микросхем на кремниевых кристаллах, которые заменили транзисторы и которые назвали интегральными схемами.

 Архитектура операционной системы UNIX

Алгоритм обработки прерываний по таймеру 8.3.1 Перезапуск часов В большинстве машин после получения прерывания по таймеру требуется программными средствами произвести перезапуск часов, чтобы они по прошествии интервала времени могли вновь прерывать работу процессора. Такие средства являются машинно-зависимыми и мы их рассматривать не будем. 8.3.2 Внутренние системные тайм-ауты Некоторым из процедур ядра, в частности драйверам устройств и сетевым протоколам, требуется вызов функций ядра в режиме реального времени. Например, процесс может перевести терминал в режим ввода без обработки символов, при котором ядро выполняет запросы пользователя на чтение с терминала через фиксированные промежутки времени, не дожидаясь, когда пользователь нажмет клавишу "возврата каретки" (см.раздел 10.3.3). Ядро хранит всю необходимую информацию в таблице ответных сигналов (Рисунок 8.9), в том числе имя функции, запускаемой по истечении интервала времени, параметр, передаваемый этой функции, а также продолжительность интервала (в таймерных тиках) до момента запуска функции

скачать реферат Проектирование вычислительного устройства

1. АЛГОРИТМ РАБОТЫ ПРОЦЕССОРА 1.1 Выбор и обоснование алгоритма Для удобства проектирования вычислительного устройства необходимо разработать алгоритм. Вычислительный процесс разбивается на шаги, каждый шаг изображается в виде блока, а весь вычислительный процесс в виде последовательности блоков. Исходя из заданного критерия проектирования выберем алгоритм работы процессора, при котором должно обеспечиваться максимальное быстродействие, следует отметить, что графическое изображение алгоритма должно точно и четко отображать вычислительный процесс, являясь наглядным способом документирования процесса описания решения задания с помощью процессора. Таким образом, при выполнении арифметических или логических операций, а также при использовании индексного АЛУ данные в регистры будут заноситься одновременно, это обеспечивается за счет наличия двух портов при обращении и при считывании из РОН. За счет такого фактора значительно повышается быстродействие работы процессора. Отметим также, так как при проектировании используются два управляющих автомата, то функционирование процессора будет приведено на двух схемах алгоритма- разделение для логических и арифметических операций выполняемых АЛУ и для остального функционирования 1.2 Техническое описание алгоритма При начале функционирования процессора производится установка в нулевое состояние счетчика стека – дно стека, установка счетчика команд в начальное состояние равное 1610, т.е. первая команда будет выбрана из ОЗУ по адресу 1610.

скачать реферат Архитектура IA-32

Полный набор технологий SIMD (MMX, SSE, SSE2, SSE3) в технологии IA-32 дает возможность программисту разрабатывать алгоритмы, совмещающие операции над упакованными 64-битными и 128-битными целыми, и операндами с плавающей точкой одинарной и двойной точности. Рисунок 2. Регистры SIMD SIMD улучшает выполнение 3D графики, распознавание речи, обработки изображений, научных приложений и приложений удовлетворяющих следующим характеристикам: Внутренняя параллельность Рекурсивный доступ к областям памяти Локальные рекурсивные операции над данными Контроль над потоком независимых данных Инструкции SIMD для работы с числами с плавающей точкой полностью поддерживают стандарт IEEE 754 «для бинарной арифметики чисел с плавающей точкой». Они доступны во всех режимах работы процессора. Технологии SSE, SSE2 и MMX – это архитектурные дополнения архитектуры IA-32. SSE и SSE2 также включают инструкции кэширования и организации памяти, которые могут улучшить использование КЭШа и производительность приложений. Краткое обозрение технологий SIMD Технология MMX Технология MMX основывается на: 64-битных MMX-регистрах поддержке операций SIMD над упакованными целыми в виде байтов, слов и двойных слов Инструкции MMX полезны в мультимедийных и коммуникационных приложениях SSE SSE основывается на: 128-битных XMM-регистрах 128-битных типах данных, содержащих четыре упакованных операнда с плавающей точкой одинарной точности инструкциях предвыборки данных инструкциях хранения в течение неопределенного срока и других инструкций кэширования и упорядочивания памяти дополнительной поддержке 64-битных целых SIMD Инструкции SSE полезны при обработке трехмерной геометрии, 3D-рендеринга, распознавания речи, а также для кодирования и декодирования видео.

скачать реферат РЕШЕНИЕ СИСТЕМ ЛИНЕЙНЫХ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ ПЯТИТОЧЕЧНЫМ МЕТОДОМ АДАМСА – БАШФОРТА

Данная процедура способна производить решения систем линейных дифференциальных уравнений произвольного размера , на произвольном промежутке времени интегрирования  . Вычисленные данные записываются в файлы  pra dcom .df  .  Метод реализующий алгоритм построения вычисленных данных произвольной степени сложности  , с возможностью построения графиков с не линейно изменяющимся шагом  ,  построения одновременно любого количества графиков , - есть объект Car File  , обладающего всеми свойствами родителей    form , char   . К заключению стоит заметить , что программа   Pra dCo M versio 2.41 -  разработана на языке Borla d Pascal  под защищенный режим работы процессора и  имеет доступ ко всей оперативной памяти компьютера  . Реализует гибкий интерфейс , облегчающим работу с программным обеспечением .  Позволяет решить систему линейных дифференциальных уравнений первого порядка методом Адамса-Башфорта , с возможность просмотра результатов вычисления в виде графиков . Как показали тестовые программы – разработанный алгоритм предоставляет точность вычислений , погрешность которых не превышает  1% . Тексты  программной оболочки Pra dCo M  versio 2.41 приведены в приложении 4 . 5. ПРИМЕРЫ РАСЧЕТОВ Для анализа достоверности получаемых результатов рассмотрим следующие примеры : 5.1.Решение одного дифференциального уравнения Первым этапом анализа достоверности была проверка правильности решения одного дифференциального уравнения  .  Полученное численное решение сравнивается с аналитическим .

скачать реферат Выбор логической структуры процессора

Поэтому, если среди команд встречаются зависимые, то пропускная способность процессора снижается на величину определенную характером зависимости совмещаемых команд. Зависимость команд как бы уменьшает число уровней совмещения, а следовательно, и пропускную способность процессора. Следует учитывать, что совмещение выполнения команд увеличивает объем оборудования и усложняет схемы управления тем сильнее, чем больше число уровней совмещения. При выборе структуры процессора с совмещением выполнения команд должно быть определено: - количество независимых исполнительных блоков; - структура и алгоритмы работы исполнительных блоков; - организация выполнения команд передачи управления; - организация внутренней памяти процессора; - степень совместного использования оборудования процессора в разных режимах обработки и управления. На рис.3 представлена структурная схема процессора с полным совмещением выполнения команд. Блок выборки команд (БВК) содержит собственный сумматор для вычисления адреса операнда. Буферы команд предназначены для хранения последовательности исполняемых команд, в том числе по двум альтернативным направлениям для быстрого перехода.

Подушка для младенца "Selby".
Известно, что необходимое количество здорового сна является условием гармоничного физического и эмоционального развития. Когда малыш спит,
814 руб
Раздел: Подушки для детей
Комплект детского постельного белья "Хоккей".
Постельное белье из бязи выполнено из высококачественного хлопка, что гарантирует крепкий и здоровый сон. Комплект не требует особого
1498 руб
Раздел: Детское, подростковое
Фоторамка "Poster yellow" (70х100 см).
Рамка настенная может располагаться как вертикально, так и горизонтально. Для фотографий размером: 70х100 см. Материал: пластик.
484 руб
Раздел: Размер 50x60 и более
скачать реферат Виды и принципы работы кэш-памяти

Если внешний (по отношению к рассматриваемому процессору) контроллер выполняет запись в память, процессору должен быть подан сигнал AHOLD. По этому сигналу процессор немедленно отдает управление шиной адреса A, на которой внешним контроллером устанавливается адрес памяти, сопровождаемый стробом EADS#. Если адресованная память присутствует в первичном кэше, процессор аннулирует строку – сбрасывает бит достоверности этой строки (она освобождается). Аннулирование строки процессор выполняет в любом состоянии. Управление заполнением кэша возможно и на аппаратном и на программном уровнях. Процессор позволяет кэшировать любую область физической памяти, но внешние схемы могут запрещать процессору кэшировать определенные области памяти. Это делается по различным причинам, зачастую связанным с определенными условиями создания компьютерной системы. 3. Внешний кэш процессора В отличие от внутренней кэш-памяти, внешняя больше напоминает обычную память. Однако алгоритм работы с ней практически такой же. Внешняя кэш-память состоит из памяти данных, построенная на микросхемах SRAM, и контроллера кэша.

скачать реферат Обзор архитектуры процессоров Intel

Обзор архитектуры процессоров Pe ium, Pe ium PRO, Pe ium II фирмы I el. Процессор Pe ium – P54. Выпущен в 1993 г. Разрядность шины адреса – 32 бита, таким образом, максимальный размер адресуемой памяти равен 4 Гб. Разрядность шины данных – 64 бита. Процессоры P54 включают в себя: Суперскалярная архитектура – два параллельно работающих конвейера обработки позволяют одновременно обрабатывать до двух инструкций за такт. Конвейеры носят названия U и V. U-конвейер (U-pipeli e) – это АЛУ с полным набором инструкций, он может исполнять все целочисленные инструкции и инструкции с плавающей точкой. V-конвейер (V-pipeli e) – АЛУ с ограниченным набором инструкций, может исполнять только простые (выполняемые за один такт – MOV, I C, DEC и т.п.) инструкции – черты RISC-архитектуры. На кристалле интегрирован ассоциативный кэш первого уровня – L1 размером 16К, который включает в себя раздельные кэши команд и данных (по 8К для команд и для данных). Кэш может быть сконфигурирован как W (wri e- rough) – со сквозной записью либо с обратной записью –WB (wri e-back). Вкратце алгоритм работы W и WB выглядят так: при сквозной записи (wri e- hrough) каждая операция записи одновременно выполняется и в строку кэша, и в ОЗУ.

скачать реферат Компьютерные вирусы

Этот процесс называется вирусной атакой. Загрузочные вирусы – поражают не программные файлы, а загрузочный сектор магнитных носителей (гибких и жестких дисков). Макровирусы – поражают документы, которые созданы в прикладных программах, имеющих средства для исполнения макрокоманд. К таким документам относятся документы текстового процессора WORD, табличного процессора Excel. Заражение происходит при открытии файла документа в окне программы, если в ней не отключена возможность исполнения макрокоманд. Сетевые вирусы пересылаются с компьютера на компьютер, используя для своего распространения компьютерные сети, электронную почту и другие каналы. По алгоритмам работы различают компьютерные вирусы: Черви (пересылаются с компьютера на компьютер через компьютерные сети, электронную почту и другие каналы) Вирусы-невидимки (Стелс-вирусы) Троянские программы Программы – мутанты Логические бомбы И другие вирусы. В настоящее время к наиболее распространенным видам вредоносных программ, относятся: черви, вирусы, троянские программы. Признаки заражения ПК вирусом Желательно не допускать появление вирусов в ПК, но при заражении компьютера вирусом очень важно его обнаружить.

скачать реферат Разработка структуры процессора на основе МПА с жесткой логикой

СОДЕРЖАНИЕВВЕДЕНИЕ Анализ задания и разработка структурной (функциональной) схемы процессора. Общее описание принципа работы процессора. Временные диаграммы, описывающие выполнение микроопераций для каждой команды. Содержательный алгоритм микропрограммы. Синтез управляющего автомата на основе жесткой логики. Создание описания отдельных узлов процессора и всего процессора средствами Ac ive HDL. Тестирование процессора и подтверждение правильности его работы с помощью временных диаграмм. ВЫВОДЫ ВВЕДЕНИЕ В данной работе разрабатывается модель процессора выполняющего набор машинных команд. ЭВМ с хранимой программой (s ored program elec ro ic compu er) может быть определена как машина, обрабатывающая данные в соответствии с заранее определенными правилами (инструкциями); при этом программа (набор инструкций) и данные находятся в памяти машины. Для загрузки программы и данных в память, а также для вывода результатов обработки из памяти необходим какой-либо способ связи с внешними объектами. Этой цели служат устройства ввода-вывода.

скачать реферат Универсальная система управления маслонапорной установкой гидроэлектростанции

Проектирование системы автоматизированного управления с использованием пакета Ra io al Rose52 4.1 Определение требований к системе 4.2 Построение структуры системы 4.3 Создание диаграммы классов 4.4 Взаимодействие компонентов системы 4.5 Построение алгоритма работы системы 4.6 Создание программного кода 5. Аппаратная и программная реализация системы управления МНУ ГЭС 5.1 Выбор платформы системы управления 5.2 Описание линии контроллеров S7-300 5.2.1 Модульное построение 5.2.2 Структура S7-300 5.3 Выбор модуля центрального процессора 5.4 Режимы DP–Mas er и DP-Slave 5.5 Выбор модулей ввода вывода микроконтроллера 5.5.1 Цифровые модули ввода/вывода 5.5.2 Цифровой модуль ввода SM 321; DI 16 24 VDC 5.5.3 Аналоговый модуль ввода SM 331; AI 8 x 12Bi 5.6 Выбор источника питания системы управления 5.7 Выбор дискретных датчиков 5.7.1 Дискретные датчики уровня 5.7.2 Датчики засорения фильтра 5.7.3 Датчик наличия конденсата 5.7.4 Датчики положения перепускных клапанов 5.8 Аналоговые датчики 5.8.1 Датчик давления в ГА 5.8.2 Датчик температуры в сливном баке 5.9 Подбор коммутационное оборудование 5.9.1 Устройство плавного пуска электродвигателей 5.9.2 Вспомогательный контактор 5.10 Разработка алгоритма программы управления маслонапорной установкой 5.10.1Специфика программирования микроконтроллеров Sieme s 5.10.2 Описание алгоритма работы мну 5.10.3 Основная программа управления 5.10.4 Подпрограмма опроса датчиков МНУ 5.10.5 Подпрограмма запуска компенсационного насоса 5.10.6 Подпрограмма запуска основного насоса 5.10.7 Подпрограмма запуска резервного насоса 5.10.8 Подпрограммы отключения насосов 5.10.9 Подпрограмма контроля и корректировки уровня масла в ГА 5.10.10 Подпрограмма контроля и нормализации температуры в сливном баке 6.

Развивающая игра с карточками "Изучаем время".
Набор с карточками "Изучаем время" - очень увлекательная и полезная для развития малыша игрушка. При помощи неё ребёнок
345 руб
Раздел: Обучающие, игровые
Рюкзак универсальный с отделением для ноутбука "Омега", розовый, 32 литра, 49x35x18 см.
Рюкзак универсальный с отделением для ноутбука. 2 основных отделения, 4 дополнительных кармана. Формоустойчивая спинка. Водоотталкивающая
1364 руб
Раздел: Без наполнения
Кастрюля со стеклянной крышкой, 4 л.
Объем: 4 л. Диаметр: 20 см. Глубина: 12,5 см. Толщина стенок: 0,5 мм. Кастрюля из высококачественной нержавеющей стали класса
811 руб
Раздел: От 3,1 до 5 литров
скачать реферат Разработка математической модели и ПО для задач составления расписания

Алгоритм работы методов представлен на плакате 2. Алгоритмы математической формализации модели и методы решения были реализованы в виде программных модулей. Скорость работы алгоритмов была протестирована на разнородных наборах исходных данных, в результате чего были определены возможности и области применения алгоритмов.             Ядро системы и интерфейсная часть были написаны на Delphi 6.0. База данных была реализована на СУБД Oracle 8i, запросы к ней осуществляются на языке PL/SQL.             Алгоритмы решения задачи были протестированы на различных выборках исходных данных. Тестирование производилось на ЭВМ с процессором I el Pe ium 350 Мгц, СУБД Oracle 8i был установлен на двухпроцессорном сервере: 2 CPU I el Pe ium II 350 Мгц, ОЗУ 384 Мб; в качестве канала связи использовалась LA с пропускной способностью до 100 Мбит/с. В качестве тестовых исходных данных были использованы как реальные данные о группах, преподавателях и читаемых предметах вечерней формы обучения ЧГУ на 1999/2000 учебные годы, так и случайно формируемые исходные данные (читаемым предметам случайным образом определяли аудитории для проведения занятий).

скачать реферат Сравнение архитектуры POWER с другими RISC архитектурами.

Кэш L2 реализован в виде встроенных памяти тэгов и внешней памяти SRAM. Доступ к внешней SRAM происходит через порт кэша L2, который поддерживает один банк памяти до 1 Мб SRAM. 750 имеет 32-разрядную адресную шину и 64-разрядную шину данных. Внешние устройства получают системные ресурсы через устройство внешнего центрального арбитра. В 750 используется MEI (modified/exclusive/i valid) протокол для синхронизации кэша и памяти и предотвращения ошибок при обращении к кэшу.   2. Архитектура и работа процессора. 2.1 Поток команд. Как видно из рисунка, устройство управления потоком команд состоит из устройства последовательной выборки (fe cher), очереди из шести команд (i s ruc io queue, IQ), устройства распределения команд и устройства обработки переходов (BPU). Оно определяет адрес следующей команды для выборки по информации из устройства выборки и BPU. Команда загружается из кэша команд в очередь команд. BPU извлекает команды перехода из последовательного загрузчика. Команды перехода, которые не могут быть обработаны немедленно, предсказываются с помощью специальных алгоритмов динамического или статического (определен архитектурой) предсказания переходов.

скачать реферат РЕШЕНИЕ СИСТЕМ ЛИНЕЙНЫХ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ ПЯТИТОЧЕЧНЫМ МЕТОДОМ АДАМСА – БАШФОРТА

К заключению стоит заметить , что программа Pra dCo M versio 2.41 - разработана на языке Borla d Pascal под защищенный режим работы процессора и имеет доступ ко всей оперативной памяти компьютера . Реализует гибкий интерфейс , облегчающим работу с программным обеспечением . Позволяет решить систему линейных дифференциальных уравнений первого порядка методом Адамса-Башфорта , с возможность просмотра результатов вычисления в виде графиков . Как показали тестовые программы – разработанный алгоритм предоставляет точность вычислений , погрешность которых не превышает 1% . Тексты программной оболочки Pra dCo M versio 2.41 приведены в приложении 4 . 5.ПРИМЕРЫ РАСЧЕТОВ Для анализа достоверности получаемых результатов рассмотрим следующие примеры : 5.1.Решение одного дифференциального уравнения Первым этапом анализа достоверности была проверка правильности решения одного дифференциального уравнения . Полученное численное решение сравнивается с аналитическим . Пусть требуется решить уравнение : при начальном условии y(0)=1 , 04 A>>1I5=8O!G8BK20=85 40==KE 87 D09;0Y :=Y 1 h dY

скачать реферат Технология и эксплуатация САПР

В-четвертых САПР - это человеко-машинная система. При этом система может быть многопользовательской, а взаимодействие между нею и проектировщиком осуществляется в диалоговом режиме в реальном масштабе времени. Неправильные действия пользователей и обслуживающего персонала могут вызвать нарушения (причем часто трудно обнаруживаемые и устранимые) правильности функционирования системы. В-пятых, САПР - это объект обслуживания, функционирующий в условиях действия случайных факторов. Случайными, заранее незапланированными, являются запросы на обслуживание, которые передаются по каналам связи между различными устройствами системы, объемы памяти, время работы процессора и других устройств ЭВМ и САПР, необходимых для обслуживания этих запросов. Случайными также являются нарушения работоспособности системы из-за возникновения различных неисправностей. В-шестых САПР - это объект обслуживания с очень сложным описанием и большим объемом технической документации. Как сложная система, САПР требует многоуровневого описания как всей системы в целом, так и отдельных ее компонентов - на уровне структур, функциональных схем, временных диаграмм, микропрограмм, алгоритмов, программ и т.д. Эффективность эксплуатационного обслуживания во многом зависит от структуры, полноты и качества эксплуатационной документации, удобства ее использования при проведении работ.

телефон 978-63-62978 63 62

Сайт zadachi.org.ru это сборник рефератов предназначен для студентов учебных заведений и школьников.